发布标题
TITLE
CFET 为什么上下叠
发布正文
BODY
通过这张图可以看到，CFET 的关键不是把晶体管“画得更小”，而是把互补器件从并排关系改成上下堆叠关系。
拆开后更容易理解：沟道、栅极、源漏、隔离、局部互连、供电轨和金属互连，每一层都在影响密度、性能与制造难度。
作者：好用工具推荐
拆开后更容易理解：沟道、栅极、源漏、隔离、局部互连、供电轨和金属互连，每一层都在影响密度、性能与制造难度。
作者：好用工具推荐
互动评论（10 条）
1
CFET 的上下堆叠相比并排晶体管，主要节省了哪类面积？
2
CFET 的顶层沟道和底层沟道分别会带来哪些对准挑战？
3
CFET 的中间隔离层为什么会影响器件可靠性？
4
CFET 的源漏接触为什么比传统结构更难设计？
5
CFET 的局部互连会怎样影响信号路径长度？
6
CFET 的埋入式供电轨可能解决什么供电瓶颈？
7
CFET 的热路径为什么需要单独考虑？
8
CFET 的栅极堆叠对上下沟道控制有什么影响？
9
CFET 的量测难点主要集中在哪些层级？
10
CFET 和纳米片晶体管之间是什么演进关系？